基于三星5nm工藝的高通骁龍X60基帶已發布，台積電下半年也將基于5nm(N5)爲蘋果代工A14、華爲代工麒麟1020等芯片。
顯然，這對于仍在打磨14nm並在10nm供貨能力掙紮的Intel來說，似乎並不利。
不過，Intel早在2017年就撰文抨擊行業內關于流程節點命名的混亂，時任工藝架構和集成總監的Mark Bohr呼籲晶圓廠們建立套統一的規則來命名先進制程，比如晶體管密度。而且以這個標准來看的話，Intel的10nm甚至比競品的7nm還要優秀。
此後，坊間的挺I派喊出三星、台積電是“假7nm”的口號。
對此，台積電營銷負責人Godfrey Cheng做客AMD webinar活動時回應，從0.35微米（350nm）開始，所謂的工藝數字就不再真正代表物理尺度了。他解釋，7nm/N7是一種行業標准化術語而已，之後還有N5等等。
他同樣認爲“需要尋求一種全新的、對工藝節點不同的描述化語言。”
按照Intel的建議，以邏輯晶體管密度（MTr/mm2，每平方毫米的百萬晶體管數）來作爲定義工藝節點的指標，將掃描觸發器和NAND2密度考慮進去，同時報告SRAM單元規模。